Buatlah rangkaian T flip flop seperti pada gambar pada percobaan 2 dengan ketentuan input B0=clock, B1=1, B2=don’t care
2. Rangkaian Simulasi [Kembali]
2. Rangkaian Simulasi [Kembali]
3. Video
[Kembali]
4. Prinsip Kerja
[Kembali]
Pada percobaan T flip flop maka input J&K mempunyai input yang sama, lalu terdapat SPDT yang kaki haighnya dihubungkan ke VCC dan kaki lownya ke Ground. Pada kondisi ini VCC mengaliri arus ke B1 sehingga berlogika 1 kemudian diteruskan kedalam kaki S pada flip-flop. Untuk Input J&K didapat dari VCC dan CLK itu tidak terhubung ke B2 Karena pada kondisi yang dipilih B2 boleh terhubung atau tidak terhubung. Kaki R pada flip-flip terhubung ke clock sesuai kondisi yang dipilih. Clock mempunyai 2 kondisi yaitu risetime(0 ke 1) dan falltime (1 ke 0) Kaki S dan R mempunyai prinsip kerja activelow yang artinya akan aktif bila arus berlogika 0. Didapat Output dari Q adalah 0 dan Q' adalah 1. Ini merupakan kondisi Reset yang dimana Q=0 dan Q'=1, Hal ini terjadi karena Kaki R aktif saat clock pada kondisi falltime.
5. Link Download [Kembali]
5. Link Download [Kembali]
Download HTML [klik disini]
Download Rangkaian Simulasi [klik disini]
Download Video Simulasi [klik disini]
Download Datasheet ic 74LS112A [klik disini]
Tidak ada komentar:
Posting Komentar