ELECTRICAL ENGINEERING: 7.3

[menuju akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

5. Simulasi Rangkaian

6. Video

7. Link Download

Arithmetic Circuits – Basic Building Blocks

1. Tujuan [Kembali]

Mengetahui dan memahami aplikasi rangkaian full subtractor dan controlled inverter
Mampu menjelaskan prinsip serta cara kerja dari rangkaian full subtractor dan controlled inverter
Mengetahui jenisjenis rangkaian aritmatika

2. Alat dan Bahan [Kembali]

Alat

1) Logic Probe

Logic probe atau logic tester adalah alat yang biasa digunakan untuk menganalisa dan mengecek status logika (High atau Low) yang keluar dari rangkaian digital. Objek yang diukur oleh logic probe ini adalah tegangan oleh karena itu biasanya rangkaian logic probe harus menggunakan tegangan luar (bukan dari rangkaian logika yang ingin diukur) seperti baterai. Alat ini biasa digunakan pada IC TTL ataupun CMOS (Complementary metal-oxide semiconductor).

Logic probe menggunakan dua lampu indikator led yang berbeda warna untuk membedakan keluaran High atau Low. Yang umum dipakai yaitu LED warna merah untuk menandakan output berlogika HIGH (1) dan warna hijau untuk menandakan output berlogika LOW (0).

Bahan

1) Logic State

Logicstate merupakan sebuah entitas untuk melakukan pengolahan input-input yang berupa bilangan biner (hanya terdapat 2 kode bilangan biner yaitu, angka 1 dan 0) dengan menggunakan Teori Matematika Boolean sehingga dihasilkan sebuah sinyal output yang dapat digunakan untuk proses berikutnya.

2) Gerbang XOR

Gerbang XOR merupakan gerbang logika yang outputnya akan bernilai benar atau “1” jika nilai input-inputnya berbeda dan bernilai salah atau “0” jika nilainya sama.

3) Gerbang OR

Gerbang logika OR merupakan gerbang logika yang outpunya (Y) akan bernilai benar atau “1” jika terdapat salah satu input yang bernilai benar “1”.

4) Gerbang NOT

Gerbang logika NOT merupakan gerbang yang berfungsi sebagai pembalik keadaan logika. Jika input “0” maka outputnya bernilai “1” dan begtu sebaliknya.

5) Gerbang AND

Gerbang logika AND merupakan gerbang logika yang outputnya (Y) hanya akan bernilai benar atau “1” jika semua inputnya (A&B) bernilai benar atau “1”.

3. Dasar Teori [Kembali]

Gerbang logika biasa dapat dirangkai satu sama lain untuk menghasilkan penambahan dan pengurangan yang biasa disebut dengan rangkaian aritmatika (Aritmetic Circuit). Rangkaian aritmatika terdiri dari half-adder, full adder, half-substractor, dan full substractor yang akan kita bahas satu persatu.

a. half-adder

Half-adder adalah rangkaian aritmatika yang digunakan untuk menjumlahkan dua buah bit. Rangkaian ini terdiri dari dua buah keluaran yang satu untuk jumlah dan satu lagi untuk pindahan. Gambar 5 adalah tabel kebenaran dan gambar 6 adalah simbol blok.

Gambar 5 Tabel kebenaran

Bentuk Boolen dari penambahan tersebut adalah S= A. B + A. ?B dan Pembawa adalah C=A . B. Bila dilihat dari tabel kebenaran terlihat bahwa penjumlahan memiliki pola seperti gerbang logika XOR dan Pembawa memiliki pola seperti AND sehingga kita hanya membutuhkan sebuah gerbang logika XOR 2-Masukkan untuk menghasilkan keluaran jumlah tersebut dan sebuah gerbang logika AND 2-Masukkan untuk menghasilkan keluaran Pembawa tersebut. Sehingga Half-adder memiliki gerbang logika seperti digambar 7.

Gambar 7 Diagram logika halfadder

b. Full-adder

Full-adder adalah rangkaian aritmatika yang dapat digunakan untuk menjumlahkan 3 bit untuk menentukan jumlah dan pembawa pada output. Fulladder digunakan untuk semua harga bagian biner kecuali bagian 1-an. Fulladder memiliki tiga masukkan yaitu Cin, A, dan B. Gambar 8 adalah Tabel kebenaran dan Gambar 9 adalah simbol blok Full-adder.

Gambar 8 Tabel Kebenaran Full-adder

Gambar 9 Simbol Blok

nilai S dapat dicari dengan S = A. ?B. Cin + A. B. ?Cin +A. ?B. Cin +A.B.Cin. Nilai Cout dapat dicari dengan Cout = A.B.Cin +A. ?B . Cin +A. B. ?Cin +A.B.Cin. Full-adder tersusun dari penambah setengah dan gerbang gerbang OR seperti ditunjukkan pada gambar 10. Full-adder memiliki diagram logika yang menggunakan XOR, AND dan OR seperti pada gambar 11.

Gambar a Full-adder terdiri dari Half-adder dan gerbang logika OR

Gambar b Diagram logika Full-adder

c. Half-Subtractor

Half-subtractor adalah rangkaian aritmatika yang digunakan untuk mengurangi dua buah bit. Rangkaian ini terdiri dari dua buah keluaran yang satu untuk jumlah dan satu lagi untuk pindahan. Gambar 12 adalah tabel kebenaran dan gambar 13 adalah simbol blok.

Gambar 12 Tabel kebenaran Half-Subtractor

Gambar 13 Simbol Blok

Bentuk Boolen dari perbedaan tersebut adalah D= A. B + A. ?B dan pinjaman adalah B0=A . B. Bila dilihat dari tabel kebenaran terlihat bahwa perbedaan memiliki pola seperti gerbang logika XOR dan Pembawa memiliki pola seperti ada inverter sebelum input A pada gerbang logika AND sehingga kita hanya membutuhkan sebuah gerbang logika XOR 2-Masukkan untuk menghasilkan keluaran perbedaan tersebut dan inverter sebelum input A gerbang logika AND serta sebuah gerbang logika AND 2-Masukkan untuk menghasilkan keluaran pinjaman tersebut. Sehingga Half-subtractor memiliki gerbang logika seperti digambar 14.

Gambar 14 Gerbang Logika

d.) 7.3.4 Full Subtractor

Aplikasi pengurangan penuh atau Full subtractor adalah salah satu rangkaian logika kombinasional yang paling banyak digunakan dan esensial. Ini adalah perangkat elektronik dasar, yang digunakan untuk melakukan pengurangan dua bilangan biner.

Ekspresi Boolean untuk dua variabel output diberikan oleh persamaan

Perancangan ini dapat dilakukan dengan dua setengah subtractor, yang melibatkan tiga input seperti minuend, subtrahend, dan borrow, bit pinjam antar input diperoleh dari pengurangan dua digit biner dan dikurangkan dari pasangan orde tinggi berikutnya dari bit, output sebagai perbedaan dan meminjam.

e.) Controlled Inverter

Inverter terkontrol diperlukan ketika penambah akan digunakan sebagai pengurang. Seperti yang diuraikan sebelumnya, pengurangan tidak lain adalah penambahan komplemen 2 dari pengurangan ke minuend. Dengan demikian, Langkah pertama menuju implementasi praktis dari sebuah subtractor adalah menentukan komplemen 2 dari pengurang. Dan untuk ini, pertama-tama kita perlu menemukan pelengkap 1. Inverter terkontrol digunakan untuk menemukan pelengkap 1. Inverter terkontrol satu bit tidak lain adalah gerbang EX-OR dua input dengan salah satu input diperlakukan sebagai input kontrol,

4. Percobaan [Kembali]

a.Prosedur percobaan

Siapkan segala komponen yang di butuhkan
Susun rangkaian sesuai panduan
Apabila tidak terjadi eror, maka rangkaian selesai dibuat.

b. Hardware

Tidak ada (hanya ada dalam praktikum)

c. Rangkaian simulasi

Foto Rangkaian
Gambar Rangkaian Simulasi Half-Adder

Prinsip Kerja
   Logika A masuk ke input A gerbang logika XOR dan AND. Lalu Logika B masuk ke input B gerbang logika XOR dan AND. Gerbang Logika XOR akan mengeluarkan output yang akan menjadi nilai penjumlahan atau nilai S. Output gerbang logika AND akan menjadi nilai pembawa atau C.

Gambar Rangkaian Simulasi Half-adder dengan gerbang NAND

Prinsip Kerja
   Rangkaian di atas merupakan rangkaian Half-Adder dengan gerbang logika AND. Logika A (Logicstate atas) akan masuk ke kaki A gerbang logika U1A dan kaki A gerbang logka U1B. Logika B (logicstate bawah) akan masuk ke kaku B gerbang logika U1A dan kaki B gerbang Logika U1C. Kemudian U1A akan mengeluarkan logika yang kemudian logika tersebut masuk ke kaki B U1B, kaki A U1C serta kaki A dan B gerbang logika U2A. Output Dari U1B menjadi input kaki A U1 D dan output U1C menjadi input kaki B U1D. Output dari U1D akan menjadi nilai S dan output U2 A menjadi nilai C.

Gambar Rangkaian Simulasi Full-Adder

   Logika Cin masuk ke input A Gerbang Logika XOR U3 dan AND U6. Logika A masuk ke input A gerbang logika XOR U4 dan AND U5. Lalu Logika B masuk ke input B gerbang logika XOR U4 dan AND U5. Output gerbang logika XOR U4 akan masuk ke input B Gerbang logika XOR U3 dan AND U6. Output XOR U3 akan menjadi nilai penjumlahan atau S. Output gerbang logika AND U6 akan masuk ke input A gerbang logika OR U7. Nilai output dari gerbang logika AND U5 akan menjadi input B dari gerbang logika OR U7. Output gerbang logika OR U7 akan menjadi nilai pembawa atau C.
Gambar Rangkaian Simulasi Full-adder 2

Prinsip Kerja
   Rangkaian Kiri. logika A' akan masuk ke kaki A U3 dan kaki A U4, Logika B' akan masuk ke kaki B U3 dan kaki B U5, logika Cin akan masuk ke kaki C U3 dan kaki C U6, logika A akan masuk ke kaki U5 dan U6, Logika B akan masuk ke kaki B U4 dan kaki B U6, dan Logiika Cin' akan masuk ke kaki C U4 dan kaki C U5. Kemudian output dari U3 akan masuk ke kaki A U7, output U4 akan masuk ke kaki B gerbang logika U7, Output U5 akan masuk ke kaki C U7, dan output U6 akan masuk ke kaki D U7. Kemudian Output dari U7 merupakan nilai S.
   Rangkaian kanan. Logika A akan masuk ke kaki A U8 dan U10 lalu logika B akan masuk ke kaki U8 dan kaki A U9 dan logika Cin akan masuk ke kaki B U9 dan U10. Kemudian output dari U8 akan masuk ke kaki U11, output U9 akan asuk ke kaki B U11 dan output U10 akan masuk ke kaki C U11. Lalu output U11 merupakan nilai Cout.

Gambar Rangkaian Simulasi Half-Subtractor

Prinsip Kerja
   Logika A masuk ke input A gerbang logika XOR dan ke inverter sehingga nilai logika A dibalik lalu masuk ke gerbang logika AND. Lalu Logika B masuk ke input B gerbang logika XOR dan AND. Gerbang Logika XOR akan mengeluarkan output yang akan menjadi nilai perbedaan atau nilai D. Output gerbang logika AND akan menjadi nilai peminjam atau B0.

Prinsip Kerja

Gambar 7.16

Terdapat beberapa gerbang logika diantarnya yaitu gerbang xor, or, and dan not. memiliki 3 buah input yaitu B in, A, dan B. Serta 2 buah output yaitu D dan B0. prinsip kerjanya dimulai dari U2 dengan input A dan B karena U2 merupakan gerbang XOR yang menggunakan prinsip penjumlahan ganjil genap jika hasil penjumlahan genap maka outputnya 1 sedangkan jika ganjil maka outputnya adalah nol.

selanjutnya pada U4 merupakan gerbang and dengan input A dan B yang memiliki prinsip perkalian. Artinya jika pada A dan B diberikan nilai 1 maka pada output akan bernilai 1 namun jika pada pada salah satu A dan B atau kedunya diberikan nilai 0 maka output akan bernilai 0. untuk logika 1 pada A di input U4 ketika diberikan nilai 0 karena terdapat gerbang yang not yang berfungsi membalikan logika, baik dari 1 menjadi 0 maupun sebaliknya.

untuk U1 dengan input A dan B in karena U1 merupakan gerbang XOR yang menggunakan prinsip penjumlahan ganjil genap jika hasil penjumlahan genap maka outputnya 1 sedangkan jika ganjil maka outputnya adalah nol. output dari U1 bisa disebut dengan D.

untuk U6 dengan input B in dan output dari U2 yang di inveterkan. karena U6 merupakan gerbang XOR yang menggunakan prinsip penjumlahan ganjil genap jika hasil penjumlahan genap maka outputnya 1 sedangkan jika ganjil maka outputnya adalah nol.

untuk U7 memiliki dua input yaitu output dari U6 dan U4. U7 merupakan gerbang or yang memiliki prinsip kerja penjumlahan. Artinya jika salah satu input atau lebih memiliki logika 1 maka outputnya akan berlogika 1.

Prinsip Kerja

Gambar 7.18

Pada gambar 7.18 terdapat dua buah gambar yaitu untuk bagian a dan b. prinsip kerja rangkaian dari kedua gambar ini hampir sama karena keduanya sama-sama menggunakan gerbang XOR yang memiliki dua input dengan satu inputanya sebagai controlled input yang selalu bernilai 1 dan input satunya lagi sebagai sampel atau variasi. perbedaanya pada gambar bagian b memakai 8 buah gerbang XOR yang dirangkai sehingga hanya memiliki 1 controlled input dengan 8 buah input variasi. gerbang XOR menggunakan prinsip penjumlahan ganjil genap jika hasil penjumlahan genap maka outputnya 1 sedangkan jika ganjil maka outputnya adalah nol.

5. Video [Kembali]

6. Contoh Soal[Kembali]