ELECTRICAL ENGINEERING: Tugas Pendahuluan 1

DAFTAR ISI

1. Kondisi [Kembali]

Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan 1 dengan ketentuan input B0=1, B1=1, B2=0, B3=clock, B4=0, B5=0, B6=clock
2. Rangkaian Simulasi [Kembali]

3. Video [Kembali]

4. Prinsip Kerja [Kembali]

A. Pada rangkaian JK flip-flop

Dapat terlihat untuk kaki 1 SPDT terhubung ke Vcc dan kaki 2 SPDT terhubung ke Ground. Dapat terlihat arus mengalir dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input S (Set) sehingga inputnya berlogika 1. Pada B2 switchnya berlogika 0 dan diteruskan ke kaki input J sehingga inputnya berlogika 0. Pada B4 switchnya berlogika 0 dan diteruskan ke kaki input K sehingga inputnya berlogika 0. Arus mengalir ke B0 adalah berlogika 1 dan menuju ke kaki R (Reset). Pada kaki CLK diberi sinyal clock. CLK memiliki aktif low, yang mana dia akan mengganti hasil output saat berlogika 1 ke 0. Kaki R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau tidak mendapat tegangan. Pada rangkaian, R dan S tidak aktif karna mendapatkan input berlogika 1, sehingga output yang terbaca pada H7 dan H6 ialah Logika 0 dan logika 1

B. Pada bagian D flip-flop

Dapat terlihat untuk kaki 1 SPDT terhubung ke Vcc dan kaki 2 SPDT terhubung ke ground. Arus mengalir dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input S (Set) sehingga inputnya berlogika 1. Arus juga mengalir ke B0 dari Vcc ke B1 dimana berlogika 1 dan diteruskan ke kaki input R (Reset) sehingga inputnya berlogika 1. pada B5 switchnya berlogika 0 dan diteruskan ke kaki input D sehingga inputnya berlogika 0. Dan yang terakhir kaki CLK(Clock) terhubung ke clock. Kaki R dan S merupakan aktif low yang mana akan aktif bila berlogika 0 atau dihubungkan ke ground. Pada rangkaian, R dan S tidak aktif karna input yang didapat berlogika 1 sehingga output yang terbaca pada H4 dan H3 adalah logika 0 dan logika 1

ELECTRICAL ENGINEERING

Tugas Pendahuluan 1

Tidak ada komentar:

Posting Komentar