Laporan Akhir 1 Modul 2

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa 

7. Link Download

1. Jurnal[Back]

2. Alat dan Bahan[Back]

1. Module D'Lorenzo

2. Jumper

3. JK Flip-Flop

4. D Flip-Flop

5. Clock

6. SPDT

7. VCC

8. Ground

9. Logic Probe

3. Rangkaian Simulasi[Back]

4. Prinsip Kerja Rangkaian[Back]

    Pada rangkaian JK Flip-Flop jika kaki R dan S berlogika 0 maka kaki R dan S akan aktif, ini dikarenakan kaki R dan S merupakan aktiflow(aktif saat berlogika 0). Jika kaki R aktif dan kaki S non aktif maka rangkaian pada kondisi Reset begitu pula sebaliknya. Terlihat pada jurnal jika kaki R dan S non aktif maka yang akan mempengaruhi output pada Q dan Q' adalah kaki pada J dan K. Jika kedua kaki J dan K aktif secara bersama atau berlogika 1 maka akan terjadi kondisi toggle.

    Pada rangkaian D Flip-Flop jika kaki R dan S berlogika 0 maka kaki R dan S akan aktif, ini dikarenakan kaki R dan S merupakan aktiflow(aktif saat berlogika 0). Jika kaki R aktif dan kaki S non aktif maka rangkaian pada kondisi Reset begitu pula sebaliknya. Terlihat pada jurnal jika kaki R dan S non aktif maka yang akan mempengaruhi output pada Q dan Q' adalah kaki D.

5. Video Rangkaian[Back]

6. Analisa[Back]

1. Bagaimana jika B0 dan B1 sama sama diberi logika 1, apa yang akan terjadi pada rangkaian?
Jawab :
Pada rangkaian yang dibuat Q dan Q’ akan berlogika 1, ini terjadi karena pada kaki R yang terhubung ke B0 dan kaki S yang terhubung ke B1 diberikan logika 0. Kaki R dan S mempunyai prinsip kerja aktif low, jika input yang diberikan 0 maka kedua kaki R dan S akan aktif secara bersama sehingga Q dan Q’ akan berlogika 1.

2. Bagaimana jika B3 diputuskan pada rangkaian, apa yang akan terjadi pada rangkaian?
Jawab :
Jika kaki R dan S masih mendapatkan input atau salah satu dari kaki R dan S aktif maka hanya ada 2 kemungkinan yaitu kondisi Set atau Reset atau larangan. Sedangkan jika kaki R dan S tidak aktif dan input didapat dari J dan K maka output akan mengikuti kondisi sebelumnya atau dapat dikatakan no change.

3. Jelaskan apa yang dimaksud kondisi toggle, kondisi not change, dan kondisi terlarang Flip-flop!
Jawab :
Kondisi Toggle adalah kondisi dimana output Q dan Q’ berubah-ubah 010101.
Kondisi Not Change adalah kondisi dimana output Q dan Q’ akan mengikuti kondisi sebelumnya
Kondisi terlarang terjadi karena kaki R dan S aktif secara bersamasehingga output Q dan Q’ sama-sama berlogika 1

7. Link Download[Back]

    Download HTML[disini]
    Download Rangkaian Percobaan[disini]
    Download Video Percobaan[disini]

    Download Data sheet IC 74LS112A [disini]

    Download Data sheet IC 7474 [disini]