Laporan Akhir 1

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa 

7. Link Download

1. Jurnal[Back]

2. Alat dan Bahan[Back]

1. Module D'Lorenzo

2. Jumper

3. JK Flip-Flop 

4. Logic Probe

5. Gerbang Logika AND

6. SPDT

7. VCC

8. Ground

3. Rangkaian Simulasi[Back]

4. Prinsip Kerja Rangkaian[Back]

    Pada percobaan 1 ini kita menggunakan 4 buah JK Flip-Flop dengan Kaki S masing masing terhubung ke Switch yang berbeda (B3'-B6') dan kaki R terhubng ke B0. Kaki J pada Flip-Flop pertama terhubung ke kaki Q flip-flop pertama lalu kaki J pada Flip-Flop selanjutnya terhubung ke kaki Q pada Flip-flop sebelumnya dan begitupun selanjutnya. Untuk kaki K flip-flop pertama terhubung ke B1' dan kaki k pada flip flop selanjutnya terhubung ke Q' pada flip-flop sebelumnya. Untuk kaki C terhubung dari output gerbang AND dimana gerbang AND ini mempunyai 2 input yaitu kaki 1 dari switch B2 dan satunya lagi dari Clock. Output pada Q terhubng ke masing masing LED yaitu (H4- H7).

    Untuk kondisi 1 kita memasukan data dengan melakukan switch pada B1 dengan data yaitu 1101, Untuk kondisi 2 kita lakukan seperti kondisi 1 bedanya saat lampu sudah 1101 maka kita switch B2 maka pada output akan berhenti bergerak. Untuk kondisi 3 kita masukan data dengan melakukan switch secara bersamaan pada B3-B5-B6 dan output yang dikeluarkan berupa pola. Untuk kondisi 4 kita melakukan switch secara serentak yaitu B3-B5-B6 dan output yang dihasilkan berupa keadaan tetap 1101.

5. Video Rangkaian[Back]

6. Analisa[Back]

Percobaan 1

    1. Analisa output yang dihasilkan tiap – tiap kondisi !

    Jawab :

· Kondisi 1 : serial in serial out, karena data yang dimasukkan secara bergantian 1 per 1 dan data yang dikeluarkan secara 1 per 1.

· Kondisi 2 : seial in paralel out, karena data yang dimasukkan secara 1 per 1 dan data yang dikeluarkan secara paralel atau bersamaan.

· Kondisi 3 : paralel in serial out, karena data yang dimasukkan secara bersamaan atau  paralel dan data yang dikeluarkan secara 1 per 1.

· Kondisi 4 : paralel in paralel out, karena data yang dimasukkan secara bersamaan dan outputnya juga secara bersamaan.

2. Jika gerbang AND pada rangkaian dihapus, sumber clock dihubungkan langsung ke flip-flop, bandingkan output yang didapat !

    Jawab :

    Maka pada rangkaian akan langsung terhubung ke clock, sedangkan  pada rangkaian dengan gerbang AND maka clock dapat diset aktif dan non aktif. Untuk outputnya jika tidak menggunakan gerbang AND akan sama saja.

7. Link Download[Back]

    Download HTML[disini]
    Download Rangkaian Percobaan[disini]
    Download Video Percobaan[disini]

    Download Datasheet AND [disini]

    Download Datasheet JK Flip-flop [disini]